登入帳戶　 |　訂單查詢　 |　購物車/收銀台( 0 )　|　在線留言板　 |　付款方式　 |　運費計算　 |　聯絡我們　 |　幫助中心　|　 加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種：超過100萬種各類書籍/音像和精品，正品正價，放心網購，悭钱省心 服務：香港／台灣／澳門／海外 送貨：速遞／郵局／服務站

新書上架：簡體書 繁體書
暢銷書架：簡體書 繁體書
好書推介：簡體書 繁體書

五月出版：大陸書 台灣書
四月出版：大陸書 台灣書
三月出版：大陸書 台灣書
二月出版：大陸書 台灣書
一月出版：大陸書 台灣書
12月出版：大陸書 台灣書
11月出版：大陸書 台灣書
十月出版：大陸書 台灣書
九月出版：大陸書 台灣書
八月出版：大陸書 台灣書
七月出版：大陸書 台灣書
六月出版：大陸書 台灣書
五月出版：大陸書 台灣書
四月出版：大陸書 台灣書
三月出版：大陸書 台灣書

『簡體書』SystemVerilog数字系统设计

書城自編碼： 1724150
分類：簡體書→大陸圖書→教材→研究生/本科/专科教材
作者： [英]茨沃林斯基
國際書號(ISBN)： 9787121124563
出版社： 电子工业出版社
出版日期： 2011-02-01
版次： 1 印次： 1
頁數/字數： 262/448000
書度/開本： 16开 釘裝： 平装

售價：HK$ 115.1

我要買 件

 

** 我創建的書架 **
未登入.

新書推薦：
成唯识论直解（修订本）（全二册）
《 成唯识论直解（修订本）（全二册） 》
售價：HK$ 193.2
我国政府对在华境外非政府组织分类管理研究
《 我国政府对在华境外非政府组织分类管理研究 》
售價：HK$ 112.7
奔月
《 奔月 》
售價：HK$ 91.8
基于量子计算的量子密码协议
《 基于量子计算的量子密码协议 》
售價：HK$ 92.0
世界民族纺织图案视觉交汇
《 世界民族纺织图案视觉交汇 》
售價：HK$ 147.2
中国近代史（中国近代史开山之作，史学大家的经典，精心校订新版本）
《 中国近代史（中国近代史开山之作，史学大家的经典，精心校订新版本） 》
售價：HK$ 43.7
完美牛排烹饪指南
《 完美牛排烹饪指南 》
售價：HK$ 89.7
中华霓裳
《 中华霓裳 》
售價：HK$ 216.2

 
建議一齊購買：

+

HK$ 53.1
《 阴阳宅大全（二部） 》		 +

HK$ 118.0
《 CASIO fx-5800P 编程计算器公路与铁路施工测量程序（第2版） 》
內容簡介：
SystemVerilog是21世纪电子设计师必须掌握的最重要的语言之一，因为它是设计／验证现代复杂电子系统核心芯片的至关重要的手段。本书讲授用SystemVerilog语言设计／验证数字系统的基本概念和具体方法。在介绍基本语法的基础上，阐述了如何使用RTL级的SystemVerilog构成可综合的数字电路／组件／系统，以及如何使用行为级的SystemVerilog搭建测试平台对设计进行验证。

本书针对的读者群是电子、自动化和计算机工程专业的本科生与研究生，本书也适合已经掌握Verilog和VHDL硬件描述语言的工程师自学新一代的数字系统设计／验证语言。
目錄：
第1章　序言
　1．1　现代数字设计
　1．2　使用硬件描述语言进行设计
1．2．1　设计自动化
1．2．2　什么是SystemVerilog　
1．2．3　什么是VHDL
1．2．4　仿真
1．2．5　综合
1．2．6　可重用性
1．2．7　验证
1．2．8　设计流程
1．3　CMOS技术
1．3．1　逻辑门
1．3．2　ASIC专用集成电路和FPGA现场可编程门阵列
　1．4　可编程逻辑
　1．5　电气属性
1．5．1　噪声容限
1．5．2　扇出
　总结
　参考资料
　练习题
第2章　组合逻辑设计
　2．1　布尔代数
2．1．1　值
2．1．2　操作符
2．1．3　逻辑门的真值表
2．1．4　布尔代数的定律
2．1．5德摩根定理
2．1．6　香农扩展定理
　2．2　逻辑门
　2．3　组合逻辑设计
2．3．1　逻辑最小化
2．3．2　卡诺图
　2．4　时序
　2．5　数字码
2．5．1　整数
2．5．2　定点数
2．5．3　浮点数
2．5．4文字数字字符
2．5．5　格雷码
2．5．6奇偶校验位
　总结
　参考资料
　练习题
第3章　使用SystemVerilog门模型描述的组合逻辑　
　3．1　模块和文件
　3．2　标识符、空格和注释
　3．3　基本门模型
　3．4　简单的网表
　3．5　逻辑值
　3．6　连续赋值语句
3．6．1　SystemVerilog操作符
　3．7　延迟
　3．8　参数
　3．9　测试平台
　总结
　参考资料
　练习题
第4章　组合逻辑构件
　4．1　多路选择器
4．1．1　2选1多路选择器
4．1．2　4选1多路器
　4．2　译码器
4．2．1　2到4译码器
4．2．2参数化的译码器
4．2．3　七段译码器
　4．3优先编码器
4．3．1　无关项和唯一性问题
　4．4　加法器
4．4．1　功能模型
4．4．2　逐位进位加法器
4．4．3　任务
　4．5奇偶校验器
　4．6　三态缓冲器
4．6．1　多值逻辑
　4．7　组合逻辑块的测试平台
　总结
　参考资料
　练习题
第5章　时序逻辑块的SystemVerilog模型
第6章　同步时序设计
第7章　复杂时序系统的设计
第8章　测试平台的编写
第9章　SystemVerilong的仿真
第10章　SystemVerilong的综合
第11章　数字系统的测试
第12章　可测试性设计
第13章　异步时序电路设计
第14章　与模拟电路的接口
附录A　SystemVerilog与Verilog的关系
部分练习题的参考答案
参考文献

 

 

書城介紹　 |　合作申請　|　索要書目　 |　新手入門　|　聯絡方式　 |　幫助中心　|　找書說明　 |　送貨方式　|　付款方式 香港用户　 |　台灣用户　|　大陸用户　|　海外用户
megBook.com.hk
Copyright © 2013 - 2024 （香港）大書城有限公司　 All Rights Reserved.