登入帳戶　 |　訂單查詢　 |　購物車/收銀台(0)　|　在線留言板　 |　付款方式　 |　運費計算　 |　聯絡我們　 |　幫助中心　|　 加入書簽
會員登入 新用戶登記
HOME新書上架暢銷書架好書推介特價區會員書架精選月讀2023年度TOP分類瀏覽雜誌 臺灣用戶
品種：超過100萬種各類書籍/音像和精品，正品正價，放心網購，悭钱省心 服務：香港／台灣／澳門／海外 送貨：速遞／郵局／服務站

新書上架：簡體書 繁體書
暢銷書架：簡體書 繁體書
好書推介：簡體書 繁體書

十月出版：大陸書 台灣書
九月出版：大陸書 台灣書
八月出版：大陸書 台灣書
七月出版：大陸書 台灣書
六月出版：大陸書 台灣書
五月出版：大陸書 台灣書
四月出版：大陸書 台灣書
三月出版：大陸書 台灣書
二月出版：大陸書 台灣書
一月出版：大陸書 台灣書
12月出版：大陸書 台灣書
11月出版：大陸書 台灣書
十月出版：大陸書 台灣書
九月出版：大陸書 台灣書
八月出版：大陸書 台灣書

『簡體書』实例讲解 基于Quartus II的FPGA/CPLD数字系统设计快速入门

書城自編碼： 2924360
分類：簡體書→大陸圖書→工業技術→電子/通信
作者： 赵艳华
國際書號(ISBN)： 9787121301568
出版社： 电子工业出版社
出版日期： 2017-01-01
版次： 1 印次： 1
頁數/字數： 340/
書度/開本： 16开 釘裝： 平塑

售價：HK$ 85.6

我要買 件

 

** 我創建的書架 **
未登入.

新書推薦：
元好问与他的时代（中华学术译丛）
《 元好问与他的时代（中华学术译丛） 》
售價：HK$ 87.4
汽车传感器结构·原理·检测·维修
《 汽车传感器结构·原理·检测·维修 》
售價：HK$ 109.8
怪谈百物语：不能开的门（“日本文学史上的奇迹”宫部美雪重要代表作！日本妖怪物语集大成之作，系列累销突破200万册！）
《 怪谈百物语：不能开的门（“日本文学史上的奇迹”宫部美雪重要代表作！日本妖怪物语集大成之作，系列累销突破200万册！） 》
售價：HK$ 65.0
罗马政治观念中的自由
《 罗马政治观念中的自由 》
售價：HK$ 50.4
中国王朝内争实录：宠位厮杀
《 中国王朝内争实录：宠位厮杀 》
售價：HK$ 61.6
凡事发生皆有利于我（这是一本读了之后会让人运气变好的书”治愈无数读者的心理自助经典）
《 凡事发生皆有利于我（这是一本读了之后会让人运气变好的书”治愈无数读者的心理自助经典） 》
售價：HK$ 44.6
未来特工局
《 未来特工局 》
售價：HK$ 55.8
高术莫用（十周年纪念版 逝去的武林续篇 薛颠传世之作 武学尊师李仲轩家世 凸显京津地区一支世家的百年沉浮）
《 高术莫用（十周年纪念版 逝去的武林续篇 薛颠传世之作 武学尊师李仲轩家世 凸显京津地区一支世家的百年沉浮） 》
售價：HK$ 54.9

 
內容簡介：
本书系统介绍了基于Quartus II 9.0的FPGACPLD数字系统设计，内容包括FPGACPLD基础知识、VHDL基本语法介绍和设计实例、复杂时序逻辑的状态机设计、结合硬件实验设备的基本设计实例、Quartus II 9.0的开发流程和使用技巧、综合性设计实例、EDA实验系统以及VHDL硬件描述语言和VerilogHDL语言的语法要素和语法格式，供读者在学习和实验过程中速查参考。
關於作者：
赵艳华副教授，主要从事电子设计自动化、嵌入式系统应用、信号与信息处理等方向的科研与教学工作，具有丰富的教学实践和科研开发经验。
目錄：
第1章可编程逻辑器件与EDA技术概述
1.1EDA技术概述
1.1.1EDA技术的起源及发展
1.1.2EDA技术的主要内容
1.1.3大规模可编程逻辑器件
1.1.4硬件描述语言HDL
1.1.5软件开发工具
1.1.6实验开发系统
1.1.7EDA技术的发展趋势
1.2EDA设计流程
1.2.1EDA设计过程
1.2.2EDA设计具体实现方法
1.3CPLDFPGA基本原理
1.3.1可编程逻辑器件的发展
1.3.2可编程逻辑器件的分类
1.3.3FPGA的基本结构
1.3.4CPLD的基本结构
1.3.5CPLD和FPGA的比较
1.3.6CPLD基本原理
1.3.7FPGA结构原理
1.4CPLDFPGA器件的应用选择
思考与练习
第2章VHDL语言基础
2.1VHDL语言简介
2.2VHDL基本程序结构
2.2.1实体（Entity）
2.2.2结构体（Architecture）
2.2.3库（Library）和程序包（Package）
2.2.4配置（Configuration）
2.3VHDL语言描述方式
2.3.1行为（Behavior）描述方式
2.3.2数据流（Dataflow）描述方式
2.3.3结构（Stucture）描述方式
2.4VHDL程序描述
2.4.1实体声明（Entity Declaration）
2.4.2结构体声明与描述（Architecture Declaration and Description）
2.4.3程序包（Package）
2.4.4配置（Configuration）
2.4.5库（Library）
2.5VHDL数据对象（Objects）
2.5.1信号声明与使用（Signal）
2.5.2常量声明与使用（Constants）
2.5.3变量声明与使用（Variables）
2.5.4数据对象的比较
思考与练习
第3章VHDL语法要素
3.1VHDL基本数据类型
3.1.1标量数据类型
3.1.2复合数据类型
3.1.3数据类型转换
3.2VHDL文字规则
3.2.1数值表达
3.2.2标识符
3.3VHDL操作符
3.3.1操作符的类型
3.3.2操作符的优先级
思考与练习
第4章VHDL语句
4.1VHDL并行语句（Concurrent Statements）
4.1.1并行信号赋值语句
4.1.2进程语句
4.1.3块语句（Block Statement）
4.1.4元件例化语句（Component Instantiation）
4.1.5过程调用语句（Procedure Call）
4.1.6生成语句（Generate Statement）
4.2VHDL顺序语句（Sequential Statements）
4.2.1信号赋值和变量赋值语句（Signal and Variable Assignments）
4.2.2IF语句（IF Statement）
4.2.3CASE语句（CASE Statement）
4.2.4NULL语句
4.2.5LOOP语句
4.2.6NEXT语句
4.2.7EXIT语句
4.2.8WAIT语句
4.2.9RETURN语句
4.3其他语句结构
4.3.1子程序（Subprogram）
4.3.2函数（Function）
4.3.3过程（Procedure）
4.3.4子程序重载（Subprogram Overload）
4.3.5预定义属性（Predefined Attributes）
思考与练习
第5章基本逻辑电路设计实例
5.1多路选择器设计
5.1.14选1多路选择器
5.1.2数据分配器
5.2译码编码器设计
5.2.13-8译码器
5.2.27段数码管译码器
5.2.3优先编码器
5.2.4二-十进制码制转换
5.3计数器设计
5.3.1基本计数器
5.3.2可逆计数器
5.3.3可预置计数器
5.4微分电路设计
5.4.1延迟电路
5.4.2微分电路
5.4.3同步计数器
5.5分频电路设计
5.5.1整数分频电路
5.5.22.5分频电路
5.6键盘去抖动电路设计
5.7计数与显示电路设计
思考与练习
第6章状态机设计
6.1状态机的设计与实现
6.1.1状态机的优点
6.1.2VHDL语言中的状态机设计种类
6.1.3状态机的结构
6.2状态机设计举例
6.2.1交通灯控制器的逻辑实现
6.2.2单进程Moore状态机
6.2.3Mealy型有限状态机
6.3状态机综合设计实例
思考与练习
第7章Quartus Ⅱ软件操作指南
7.1Quartus Ⅱ 9.0简介
7.2Quartus Ⅱ设计流程
7.2.1建立新工程
7.2.2设计输入
7.2.3分析与综合
7.2.4适配（Fitter）
7.2.5全程编译（Start Simulation）
7.2.6时序仿真
7.2.7电路观察器（RTL Viewer）
7.2.8打开原有工程
7.3引脚分配与下载
7.3.1引脚分配
7.3.2编程与配置
7.4Project Navigator（工程导航）与工程管理
7.4.1【Hierarchy】标签页
7.4.2【Files】标签页
7.4.3工程文件管理
思考与练习
第8章Quartus Ⅱ应用技巧
8.1文本编辑器
8.1.1【Files】菜单
8.1.2文本编辑器编辑工具
8.2原理图编辑器Block DiagramSchematic File
8.2.1原理图编辑工具栏
8.2.2添加原理图符号
8.2.3导线绘制与命名
8.2.4视图切换
8.3波形编辑器
8.3.1波形编辑器界面
8.3.2波形编辑工具栏
8.3.3仿真设置
8.4用原理图输入法进行设计
8.5资源分配编辑器Assignments Editor
8.5.1用户界面和主要功能
8.5.2引脚规划器
8.6工程设置
思考与练习
第9章Quartus Ⅱ 综合应用示例
9.1LPM定制与应用
9.2简易正弦信号发生器设计
9.2.1正弦信号发生器的构成
9.2.2定制波形信息初始化文件
9.2.3定制LPM_ROM
9.2.4原理图方式设计顶层实体
9.2.5用例化语句完成顶层实体设计
9.3SignalTap Ⅱ嵌入式逻辑分析仪的应用
9.3.1SignalTap Ⅱ文件的建立
9.3.2逻辑分析仪的使用操作
思考与练习
第10章综合设计项目
10.1数字钟设计
10.1.1计时模块
10.1.2显示控制
10.2密码锁设计
10.3电子乐曲播放器设计
10.3.1音阶分频系数
10.3.2音阶频率的产生
10.3.3音长与乐谱的确定
10.3.4乐谱播放控制
10.3.5顶层设计
10.3.6实现乐曲演奏的另一种方法
10.4简易电子琴设计
10.5简易信号发生器
10.6投球游戏设计
10.6.1游戏设计实现
10.6.2自定义程序包
10.6.3游戏控制器设计
10.6.4游戏顶层设计
10.7DS18B20温度采集控制器
思考与练习
第11章EDASOC实验系统使用说明
11.1教学实验系统原理与使用介绍
11.1.1B类插座实验模块可接插的10针双插座
11.1.2主系统其他接口说明
11.2主控板模块介绍
11.3实验系统各模块简介
11.3.144 16键键盘
11.3.244 8个单脉冲综合键盘模块
11.3.31个7段数码显示模块和4个动态扫描显示模块
11.3.47位数码管串行静态显示模块
11.3.532位输出显示HEX模块
11.3.632位输入显示HEX模块
11.3.724位综合键盘模块
11.3.8交通灯显示模块
11.3.9动态扫描数码显示模块
11.3.10点阵式12864液晶显示模块
11.3.11字符式204液晶显示模块
11.3.12800480数字TFT彩屏液晶显示模块
11.3.13双通道DAC和ADC标准模块
11.3.14高速AD和双通道DA模块
11.3.15高速12位SPI串行双ADC模块
11.3.168位 16位高分辨率ADC模块
11.3.17SPI串行接口高速ADC DAC模块
11.3.18SD PS2 RS232 VGA显示接口模块
11.3.19电动机接口模块
11.3.20语音 数码动态扫描模块
附录
附录AVHDL语句格式速查
附录BVerilog HDL语句格式速查
参考文献
內容試閱：
前言
随着EDA技术的发展，CPLDFPGA器件在电子信息、通信、自动控制及计算机领域的应用已日渐普及。CPLDFPGA器件的运用，能够提升数字系统设计的集成度和自由度，并且有助于缩短开发周期。熟练运用CPLDFPGA器件成为电子类工程师的必备技能。
EDA技术的初学者面临着软件操作复杂、理论知识和语法知识均需储备、实验开展需要熟悉硬件特征等问题，一本能够辅助其顺利开展入门学习与实践的参考书籍显得尤为重要。
本书第1章为EDA技术和CPLDFPGA基本知识概述；第2~4章为VHDL基本语法介绍和设计实例讲解；第5章为结合硬件实验设备进行的基本设计实例；第6章是针对复杂时序逻辑的状态机设计方法介绍；第7~9章详细介绍了Quartus Ⅱ 9.0的开发流程和使用技巧，可供初学者进行基础操作和入门学习；第10章为综合性设计实例；第11章对康芯KX-DN系列EDA实验系统进行简要介绍。附录简明扼要地列出了VHDL硬件描述语言和Verilog HDL语言的语法要素和语法格式，供读者在学习和实验过程中速查参考。
本书针对EDA的初步学习的特点与需求，简明扼要地介绍了EDA软件Quartus Ⅱ 9.0的开发流程。除了基本操作流程，还对设计中常见的软件问题进行了说明，能够帮助读者尽快掌握软件使用方法。语法介绍方面，力求语言通俗易懂，简单明了，易于初学者快速掌握。书中所选实验实例均为易于进行测试和验证，具有一定趣味性的实验项目。
囿于作者水平，书中难免疏漏和不妥之处，恳请读者不吝指正。
本书面向的是电子设计自动化（CPLDFPGA应用）领域的学生和工程技术人员，包括：
● Quartus Ⅱ 9.0软件的初级用户；
● CPLDFPGA的入门应用者；
● 具有一定基础知识的数字系统设计爱好者；
● 高等院校相关专业的在校学生。
为了方便读者学习，书中所有实例和练习的源文件，以及用到的素材都能够从零点工作室网站下载。
本书由赵艳华、温利、佟春明编著。其中第1章由杨丽丽、佟春明、龚丽农、温利编写，其余章节由赵艳华编写，全书由赵艳华统稿。参加本书编写的还有管殿柱、宋一兵、王献红、李文秋、谈世哲、管玥、姜安宝、赵景波和周鹏。
感谢您选择了本书，希望我们的努力对您的工作和学习有所帮助，也希望您把对本书的意见和建议告诉我们。
编著者

 

 

書城介紹　 |　合作申請　|　索要書目　 |　新手入門　|　聯絡方式　 |　幫助中心　|　找書說明　 |　送貨方式　|　付款方式 香港用户　 |　台灣用户　|　大陸用户　|　海外用户
megBook.com.hk
Copyright © 2013 - 2024 （香港）大書城有限公司　 All Rights Reserved.