新書推薦：
《
新经济史革命：计量学派与新制度学派
》
售價：HK$
89.7
《
盗墓笔记之秦岭神树4
》
售價：HK$
57.3
《
战胜人格障碍
》
售價：HK$
66.7
《
逃不开的科技创新战争
》
售價：HK$
103.3
《
漫画三国一百年
》
售價：HK$
55.2
《
希腊文明3000年（古希腊的科学精神，成就了现代科学之源）
》
售價：HK$
82.8
《
粤行丛录（岭南史料笔记丛刊）
》
售價：HK$
80.2
《
岁月待人归：徐悲鸿自述人生艺术
》
售價：HK$
59.8
|
| 編輯推薦： |
|
本教材严格参照教育部《普通高等学校本科专业目录（2012年）》、教育部高等学校电子电气基础课程教学指导分委员会《电子电气基础课程教学基本要求》编写。在总结多年课程教学和实践教学经验的基础上，从应用的角度出发，阐述数字电路的基本概念、数字电路的分析与设计方法，以及数字系统设计中常用器件的原理、功能及典型应用。为了突出了教材的针对性和实用性，大多章节中配有利于课堂启发式教学、翻转讨论的思考与练习环节，及时学以致用的设计项目，以及实践性和设计性习题。逐浅入深，举一反三，注重系统设计能力的培养和应用水平的提高。本教材的编写突出以下三个特点：? 精简 以应用为导向，注重原理设计，简化器件内部电路分析，突出器件的功能和应用。? 完整 在精简教学内容的同时，注重教材内容的完整性。基本门电路、组合电路、时序电路、存储器、脉冲电路以及AD和DA转换器在数字系统设计中都可能要用到，因此均有讲述。? 实用 紧贴应用，通过许多典型的设计项目和设计性习题，逐浅入深，循序渐进，培养系统设计能力。? 配书教案（PPT）可到清华大学出版社网站本书页面下载。
|
| 內容簡介： |
本书分为三篇，共12章。*篇为数字电路基础，分为2章，主要讲述数字电路的基本概念、数制与编码以及数字系统分析与设计的工具——逻辑代数。第二篇讲述数字系统设计中常用的集成电路，分为7章，以原理为主线，以器件为目标，讲述基本门电路、组合逻辑电路、时序逻辑电路、存储器、脉冲电路和AD、DA转换器，并通过章内的思考与练习、章末典型的设计项目让读者及时地掌握知识点并加以应用。第三篇介绍数字设计新技术，分为3章，主要介绍EDA技术的概念、Verilog HDL硬件描述语言以及常用数字器件的描述和有限状态机的设计方法，并配合设计项目，使读者能够快速地熟悉数字系统设计新技术。
本书可作为电子信息类、计算机类等专业本科教材或教学参考书，也可以作为数字电路自学或电子技术课程设计的参考书。
|
| 關於作者： |
|
作者简介张俊涛 陕西科技大学电气与信息工程学院教授、硕士生导师，中国电子学会高级会员，陕西省电子线路教学指导委员会委员。长期从事电类专业基础课程教学和实践教学、电子信息类专业课程教学以及软件无线电、嵌入式系统应用等领域的科研工作，先后开设模拟电子技术、数字电子技术、信号与系统、EDA技术及应用、数字信号处理、高频电路和单片机原理及应用等多门本科生课程以及电子系统设计技术研究生课程，同时组织和指导全国大学生电子设计竞赛、EDASOPC电子设计专题竞赛和模数混合电路应用设计竞赛等共10多届，获国家级奖10多项，省级奖百余项。发表学术论文60余篇，其中EI检索6余篇。主持省部级及企业合作科研项目8项。授权国家发明专利2项，主编和参编教材5部。
|
| 目錄：
|
目录
第一篇数字电路基础
第1章绪论
1.1数字信号与数字电路
1.2数制
1.2.1十进制
1.2.2二进制
1.2.3十六进制
1.2.4不同进制的转换
1.3补码
1.4编码
1.4.1十进制代码
1.4.2循环码
1.4.3ASCII码
习题
第2章逻辑代数基础
2.1逻辑运算
2.1.1与逻辑
2.1.2或逻辑
2.1.3非逻辑
2.1.4两种复合逻辑
2.1.5两种特殊逻辑
2.2逻辑代数中的公式
2.2.1基本公式
2.2.2常用公式
2.2.3关于异或逻辑
2.3三种规则
2.3.1代入规则
2.3.2反演规则
2.3.3对偶规则
2.4逻辑函数的表示方法
2.4.1真值表
2.4.2函数表达式
2.4.3逻辑图
2.4.4表示方法的相互转换
2.5逻辑函数的标准形式
2.5.1最小项表达式
2.5.2最大项表达式
2.6逻辑函数的化简
2.7无关项及其应用
习题
第二篇数字集成电路
第3章门电路
3.1分立元件门电路
3.1.1二极管与门
3.1.2二极管或门
3.1.3三极管反相器
3.2集成门电路
3.2.1CMOS反相器
3.2.2其他逻辑门电路
3.2.3两种特殊门电路
3.2.4CMOS传输门
3.3设计项目
习题
第4章组合逻辑器件
4.1组合逻辑电路概述
4.2组合电路的分析与设计
4.2.1组合电路设计
4.2.2组合电路分析
4.3常用组合逻辑器件
4.3.1编码器
4.3.2译码器
4.3.3数据选择器与分配器
4.3.4加法器
4.3.5数值比较器
4.3.6奇偶校验器
4.4设计项目
习题
第5章锁存器与触发器
5.1基本锁存器及其描述方法
5.2门控锁存器
5.3脉冲触发器
5.4边沿触发器
5.5逻辑功能和动作特点
5.6设计项目
习题
第6章时序逻辑器件
6.1时序逻辑电路概述
6.2时序电路的功能描述
6.2.1状态转换表
6.2.2状态转换图
6.2.3时序图
6.3时序电路的分析与设计
6.3.1时序电路分析
6.3.2时序电路设计
6.4寄存器与移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5计数器
6.5.1同步计数器设计
6.5.2异步计数器分析
6.5.3其他进制计数器的改接
6.5.4两种特殊计数器
6.6典型时序逻辑单元电路
6.6.1顺序脉冲发生器
6.6.2序列信号产生器
6.7设计项目
6.7.1交通灯控制器设计
6.7.2简易频率计设计
6.7.3数码管控制器设计
习题
第7章半导体存储器
7.1ROM
7.2RAM
7.2.1静态RAM
7.2.2动态RAM
7.3存储容量的扩展
7.4ROM的应用
7.4.1实现组合逻辑函数
7.4.2实现代码转换
7.4.3构成函数发生器
7.5设计项目
7.5.1DDS信号源设计
7.5.2LED点阵驱动电路设计
习题
第8章脉冲电路
8.1描述脉冲的主要参数
8.2555定时器及应用
8.2.1施密特电路
8.2.2单稳态电路
8.2.3多谐振荡器
8.3设计项目
习题
第9章数模与模数转换器
9.1数模转换器
9.1.1权电阻网络DAC
9.1.2梯形电阻网络DAC
9.1.3DA转换器的性能指标
9.2模数转换器
9.2.1采样保持电路
9.2.2量化与编码电路
9.2.3AD转换器的性能指标
9.3设计项目
9.3.1可编程增益放大器设计
9.3.2数控直流稳压电源设计
9.3.3温度测量电路设计
习题
第三篇数字设计新技术
第10章EDA技术基础
10.1EDA技术综述
10.1.1PLD的发展历史
10.1.2硬件描述语言
10.1.3EDA工具软件
10.2Verilog HDL
10.2.1Verilog基本结构
10.2.2三种描述方法
10.2.3层次化设计方法
10.3Verilog HDL语法
10.3.1基本语法
10.3.2数据类型
10.3.3参数定义
10.3.4操作符
10.4测试激励文件
第11章常用数字器件的描述
11.1组合器件的描述
11.1.1基本门电路
11.1.2编码器
11.1.3译码器
11.1.4数据选择器
11.1.5数值比较器
11.1.6三态缓冲器
11.1.7奇偶校验器
11.2时序器件的描述
11.2.1锁存器与触发器
11.2.2计数器
11.2.3分频器
11.2.4双口RAM
11.3设计项目
11.3.1100MHz频率计设计
11.3.2正弦波信号源设计
11.3.3VGA彩格控制电路设计
习题
第12章有限状态机设计
12.1状态机一般设计方法
12.2状态编码
12.3状态机设计示例
12.4设计项目
12.4.1逐次渐近型AD转换器的设计
12.4.2交通灯控制器的设计
12.4.3等精度频率计的设计
习题
附录A常用门电路逻辑符号对照表
附录B常用元器件引脚速查
参考文献
|
| 內容試閱：
|
前言
数字电路与逻辑设计是电子信息类和计算机类相关专业一门重要的专业基础课程，理论性和实践性都很强。在多年的电子技术教学实践中，作者深切地体会到高等教育必须适应社会的需求，将学以致用作为培养目标，组织教材内容和编写模式，设计项目和习题，使学生能够从系统的角度学习数字电路，进而提高系统设计的能力。本书作者具有二十多年的电子技术教学经验，主讲EDA技术课程十多年，并具有组织和指导大学生电子设计竞赛、EDASOPC电子设计专题、模拟及模数混合应用电路竞赛十多届的丰富经验，为了达到学以致用的培养目标，作者在教材的架构、内容的侧重点、设计项目的构思、思考与练习和习题的精选等方面深入思考、精心安排。为了体现数字电路与逻辑设计课程的专业基础性，并兼顾没有时序电路难以有效构成数字系统的应用特点，本书采用理论与实践相结合的编排方式，在讲清数字电路理论的同时，注重器件的原理、功能及特性。为了突出教材的针对性和实用性，多数章节配有用于课堂启发教学的思考与练习，并在章末附有设计项目和习题，由浅入深，举一反三，注重系统观点的培养和应用能力的提高。全书共三篇。第一篇为数字电路基础，分为2章，主要讲述数字电路的基本概念、数制与编码以及数字电路分析与设计的工具逻辑代数。第二篇讲述数字系统设计中常用的集成电路，分为7章，以原理为主线，以器件为目标，并通过章内的思考与练习、章末典型的设计项目以便读者及时地掌握知识点并加以应用。第三篇介绍数字设计新技术，分为3章，主要介绍EDA技术的概念、Verilog HDL硬件描述语言以及常用数字器件的描述和有限状态机的设计方法，并配合设计项目，使读者能够快速地熟悉数字系统设计新技术。本书的编写力求突出3个特点：（1） 精简以应用为导向，注重原理设计，简化器件内部电路分析，突出器件的功能、特性和应用；（2） 完整在精选内容的同时，注重知识点的完整性。基本门电路、组合逻辑电路、时序逻辑电路、存储器、脉冲电路和AD、DA转换器在数字系统设计中不可或缺，因此本书均有介绍。（3） 实用通过章内的思考与练习以及许多典型的设计项目和设计性习题，由浅入深，循序渐进，培养读者系统设计的能力。本书由张俊涛编写，陈晓莉帮助绘制了教材中的插图，并对书稿进行了多次审核。在本书编写过程中，作者参考了国内外许多经典的数字电路教材和著作，在此向相关作者表示深深的谢意。本书可作为电子信息类、计算机类等专业本科教材或教学参考书，也可以作为数字电路自学和电子技术课程设计的参考书。将本书作为教材时可采用少学时和多学时两种教学模式，少学时可只讲述第一篇和第二篇，因为前两篇已经涵盖了传统数字电子技术的经典内容； 多学时可选讲第三篇，以拓展视野，进一步提高数字系统设计的能力。鉴于作者的水平，书中难免存在疏漏、不妥甚至错误之处，恳请读者提出批评意见和改进建议。编者2017年5月
第5章锁存器与触发器锁存器和触发器是数字电路中最基本的存储器件，两者共同的特点是能够存储1位二值信息。按照逻辑功能进行划分，锁存器触发器可分为SR锁存器触发器、D锁存器触发器和JK触发器。根据动作特点进行划分，锁存器触发器又可分为门控锁存器、脉冲触发器和边沿触发器3种类型。锁存器是构成触发器的基础，而触发器是构成时序逻辑电路的基础。本章主要讲述锁存器和触发器的电路结构、逻辑功能和动作特点。5.1基本锁存器及其描述方法逻辑代数中变量和函数只有0和1两种取值，相应地，存储电路应该具有两个稳定的物理状态，一个状态表示0，另一个状态表示1。最基本的存储电路为双稳bistable电路，如图51a所示，由两个非门交叉耦合构成。所谓交互耦合，是指第一个门电路的输出作为第二个门电路的输入正向连接，第二个门电路的输出又作为第一个门电路的输入反馈连接。
图51双稳电路及其特性曲线
双稳电路的特性曲线如图51b所示，由图中可以看出，双稳电路有两个稳态点AvO1=1，vO2=0和CvO1=0，vO2=1和一个介稳态点B。对于CMOS反相器构成的双稳电路，处于B点时vO1=vO2 12VDD。由于非门的输出与输入为反相关系，并且交互耦合为正反馈连接，因此当双稳电路处于B点时不能保持，由于内部噪声和外部干扰的影响，必然会转换到A点或C点。所以，介稳态点不是稳定的状态。若将反相器G1的输出vO1命名为Q，则G2的输出vO2为Q，并且定义Q=0，Q=1时表示存储的数据为0，定义Q=1，Q=0时表示存储的数据为1。因此，特性曲线中A点表示存储的数据为1，也称为1状态，C点表示存储的数据为0，也称为0状态。双稳电路的状态由链路构成的瞬间门电路的状态决定，并且能够永久地保持下去。因为没有输入端，所以无法控制双稳电路的状态。若将双稳电路中的反相器扩展为二输入与非门或者二输入或非门，就可以构成两种基本锁存器latch，如图52所示。二输入与非门或者或非门的一个输入端用于交叉耦合连接，另一个则作为输入端。通过两个输入信号的共同作用就可以设置或者保持锁存器的状态。
图52两种基本SR锁存器
为了便于分析与设计，将两个与非门交叉耦合构成的锁存器与输出Q相对应的输入端命名为SD，与Q对应的输入端命名为RD，如图52a所示，其中非号表示输入端低电平有效。将两个或非门交叉耦合构成的锁存器与输出Q相对应的输入端命名为RD，与Q对应的输入端命名为SD，如图52b所示，两个输入端高电平有效。下标D表示锁存器的输入信号不受其他信号的控制，是直接directly作用的。为了方便用数学方法来描述锁存器在输入信号作用下状态的变化关系，将输入信号作用前锁存器所处的状态称为现态current state，用Q表示，将输入信号作用后锁存器所处的状态称为次态next state，用Q*表示。下面对由与非门构成的锁存器的功能进行分析。1 当SD=1、RD=1时，锁存器相当于双稳电路，由反馈回路维持原来的状态不变；2 当SD=0、RD=1时，Q*=1，即在输入SDRD=01的作用下，锁存器的次态为1；3 当SD=1、RD=0时，Q*=0，即在输入SD RD=10的作用下，锁存器的次态为0；由于SD有效时将锁存器置1set，RD有效时将锁存器置0reset，所以称SD为置1输入端，RD为置0输入端。相应地，将这种锁存器称为SR锁存器setreset latch。4 当SD=0、RD=0时，通过分析可知这时Q*和Q*同时为1。这个状态既不是前面定义的0状态也不是定义的1状态，而是一种错误的状态。因此，对于由与非门构成的基本SR锁存器，在正常应用的情况下，不允许SD和RD同时有效。同理，对由或非门构成的锁存器的功能进行分析。1 当SD=0、RD=0时，锁存器相当于双稳电路，Q*=Q保持功能；2 当SD=1、RD=0时，Q*=1，即将锁存器的次态设置为1置1功能；3 当SD=0、RD=1时，Q*=0，即将锁存器的次态设置为0置0功能；
4 当SD=1、RD=1时，Q*和Q*同时为0，这个状态同样是错误的，所以对于或非门构成的基本SR锁存器，在正常应用的情况下，不允许SD和RD同时有效。
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
