新書推薦：
《
课长，这不是恋爱，这就是性骚扰！
》
售價：HK$
45.9
《
人文与社会译丛：我们中的我（承认理论研究）
》
售價：HK$
79.4
《
（守望者·人间世）自我：与齐格蒙特·鲍曼对谈
》
售價：HK$
82.8
《
白蛇：浮生艺术画集
》
售價：HK$
193.2
《
没有一种人生是完美的：百岁老人季羡林的人生智慧（读完季羡林，我再也不内耗了）
》
售價：HK$
56.9
《
日耳曼通识译丛：复原力：心理抗逆力
》
售價：HK$
34.3
《
海外中国研究·未竟之业：近代中国的言行表率
》
售價：HK$
135.7
《
算法经济 ： 商业逻辑与人类生活的智能演进（生动呈现AI与算法的创新应用与商业价值）
》
售價：HK$
79.4
|
| 編輯推薦： |
|
本书介绍了数字逻辑的基本概念和基础知识，系统介绍逻辑电路的分析和设计方法，突出现代数字系统设计技术，结合VerilogHDL硬件描述语言对逻辑电路建模，并给出了大量电路分析和设计实例，在*版的基础上，更加强调系统建模，注重与后续计算机原理等课程的内容衔接，加入MIPS七条指令的建模方法。全书内容分为正文和附录两大部分，其中正文部分第1-3章介绍了数字逻辑的理论基础，包括数制、码制、逻辑代数基础以及硬件描述语言基础等；第4章介绍了组合电路的分析方法，常用逻辑功能电路的VerilogHDL建模方法以及典型功能模块的应用；第5-8章在分析锁存器触发器工作原理和逻辑特性基础上，介绍了同步时序电路的分析方法，分别讨论了典型和一般同步时序电路的VeriloghHDL建模方法，并介绍了典型同步时序模块的应用方法。附录一介绍Quartus平台的使用方法，附录二介绍Logisim仿真平台的使用方法。
|
| 內容簡介： |
|
全书内容分为正文和附录两大部分，其中正文部分第1-3章介绍了数字逻辑的理论基础，包括数制、码制、逻辑代数基础以及硬件描述语言基础等；第4章介绍了组合电路的分析方法，常用逻辑功能电路的VerilogHDL建模方法以及典型功能模块的应用；第5-8章在分析锁存器触发器工作原理和逻辑特性基础上，介绍了同步时序电路的分析方法，分别讨论了典型和一般同步时序电路的VeriloghHDL建模方法，并介绍了典型同步时序模块的应用方法
|
| 關於作者： |
|
王秀娟，女，2000年毕业于山东大学电子工程系，获电子科学与技术专业学士学位；2003年毕业于山东大学信息科学与工程学院，获通信与信息系统硕士学位；2006年毕业于北京邮电大学电子工程系，获信号与信息处理专业博士学位，同年起在北京工业大学计算机学院任教，先后讲授数字逻辑、数字系统设计等课程，积累了丰富的教学经验，先后承担了多项教育教学项目，参与数字逻辑的教学视频录制，承担的数字逻辑课程2009年荣获北京工业大学精品课程，凭借计数器课件荣获第十五届全国多媒体课件大赛优秀奖。
|
| 目錄：
|
Contents
第1章信息表示1
1.1数制1
1.1.1基本概念1
1.1.2常用数制的表示2
1.2不同数制间的转换4
1.2.1其他进制数转换为十进制数4
1.2.2十进制数转换为其他进制数4
1.2.3二、八、十六进制数之间的转换6
1.3带符号二进制数的表示8
1.3.1真值与机器数8
1.3.2定点数与浮点数8
1.3.3原码9
1.3.4反码11
1.3.5补码12
1.3.6真值、原码、反码、补码之间的关系15
1.4编码17
1.4.1数值数据编码17
1.4.2非数值数据编码23
本章小结25
思考题 125
习题126
第2章逻辑代数基础28
2.1概述28
2.2逻辑代数中的基本概念30
2.3逻辑代数的基本运算33
2.3.1与运算33
2.3.2或运算34
2.3.3非运算35
2.4逻辑代数的基本定理及规则37
2.4.1逻辑代数的基本公理37
2.4.2逻辑代数的基本定理38
2.4.3逻辑代数的3个基本规则39
2.5逻辑函数的性质42
2.5.1复合逻辑43
2.5.2逻辑函数的基本表达式47
2.5.3逻辑函数的标准表达式48
2.6逻辑函数的化简55
2.6.1逻辑函数的代数化简法56
2.6.2逻辑函数的卡诺图化简法58
2.6.3具有无关项的逻辑函数及其化简69
本章小结71
思考题 273
习题273
第3章硬件描述语言基础77
3.1概述77
3.1.1发展历程77
3.1.2Verilog HDL的特点78
3.1.3Verilog HDL模块化设计理念79
3.2Verilog HDL基础知识79
3.2.1Verilog HDL模块结构79
3.2.2Verilog HDL中的词法表示84
3.2.3Verilog HDL的数据类型85
3.2.4Verilog HDL的运算符88
3.3Verilog HDL模块的3种建模方式93
3.3.1Verilog HDL模块的结构描述方式94
3.3.2Verilog HDL模块的数据流描述方式98
3.3.3Verilog HDL模块的行为描述方式100
本章小结110
思考题 3110
习题3111
第4章组合电路的逻辑分析与设计113
4.1概述113
4.2组合电路的逻辑分析117
4.3组合电路的设计121
4.4典型组合逻辑电路125
4.4.1编码器125
4.4.2译码器130
4.4.3数据分配器140
4.4.4数据选择器142
4.4.5三态缓冲器148
4.4.6数值比较电路150
4.4.7加法器153
4.4.8奇偶校验电路156
4.5组合电路中的竞争与险象158
4.5.1竞争与险象159
4.5.2险象的分类160
4.5.3逻辑险象的判断162
4.5.4逻辑险象的消除163
本章小结164
思考题 4165
习题4165
第5章锁存器与触发器170
5.1概述170
5.2锁存器171
5.2.1基本RS锁存器171
5.2.2带控制端的RS锁存器173
5.2.3D锁存器174
5.2.4JK锁存器175
5.3触发器177
5.3.1正边沿D触发器177
5.3.2负边沿JK触发器178
5.3.3T触发器和T 触发器179
5.3.4带有复位置位功能的触发器179
5.4锁存器和触发器的区别180
5.5触发器的Verilog HDL模型181
5.5.1D触发器的Verilog HDL模型181
5.5.2J\|K触发器的Verilog HDL模型182
5.6不同类型触发器之间的转换185
本章小结186
思考题 5186
习题5187
第6章时序电路概要和同步时序电路分析189
6.1概述189
6.1.1时序电路的基本结构190
6.1.2时序电路的逻辑函数表达式190
6.1.3时序电路的分类191
6.1.4时序电路的描述方法191
6.2同步时序电路的分析方法与步骤194
6.3同步时序电路分析举例195
6.4同步时序电路中的挂起现象200
本章小结202
思考题 6202
习题6203
第7章典型同步时序电路的设计与应用205
7.1概述205
7.2计数器206
7.2.1基于触发器的二进制同步计数器设计206
7.2.2同步二进制计数器的Verilog HDL描述209
7.2.3多种编码十进制计数器的Verilog HDL参数化设计模型212
7.2.4多功能4位二进制加法计数器模块及应用电路分析216
7.2.5任意模数加1计数器的Verilog HDL参数化设计模型 223
7.3寄存器及其Verilog HDL模型225
7.4移位寄存器227
7.4.1串行输入\|串行输出结构的移位寄存器227
7.4.2串行输入\|并行输出结构的移位寄存器228
7.4.3并行输入\|串行输出结构的移位寄存器229
7.4.4多功能移位寄存器230
7.5移位寄存器型计数器233
7.5.1环形计数器233
7.5.2扭环形计数器238
7.5.3最大长度移位型计数器241
7.6节拍分配器241
7.7序列信号发生器243
本章小结245
思考题 7245
习题7246
第8章一般同步时序电路的设计249
8.1概述249
8.2原始状态图（表）的建立250
8.3状态化简253
8.4状态分配258
8.5一般同步时序电路设计举例259
8.6Verilog HDL综合设计举例264
本章小结277
思考题 8278
习题8279
附录1基于Quartus环境和Verilog HDL的电路设计与仿真实例281
附录2Logisim仿真平台操作简介296
参考文献303
|
| 內容試閱：
|
Foreword
数字逻辑是信息、电子等学科重要的基础课程。作为一门经典课程，该课程有着坚实的理论和实践基础，同时随着现代数字技术的发展，该课程又增添了许多新的内容。本书旨在介绍经典理论和方法的基础上，介绍面向现代主流的基于硬件描述语言的数字电路设计方法，并选用Verilog HDL作为硬件描述语言。作为被IEEE采纳的标准语言之一，Verilog HDL具有简洁、高效、易学、易用的特点，有助于学生将精力放在数字电路的建模方法上，在掌握基于硬件描述语言的设计方法的基础上，学生可进一步学习其他设计语言，并根据工程需要完成数字系统的设计。
本书是对第1版所做的修订和增改，在第1版的基础上进一步加强了基于硬件描述语言进行电路设计的内容，精简了基于特定功能集成电路器件的搭积木式的传统设计方法，在内容安排上增加了具有工程意义的实例，特别引入了基于Verilog的简单MIPS指令建模实例和Logisim平台介绍，以进一步培养学生的工程意识和素质，为学生完成计算机硬件工程任务奠定良好的基础，也为学生后续数字系统设计、计算机组成原理、微机原理及嵌入式工程方法等硬件课程的学习打下坚实的基础。
本书的内容安排如下。
第1章介绍数字系统中对信息的表示方法，重点阐述进制与码制、带符号数的表示方法，即原码、反码和补码；介绍几种常用的编码方法。
第2章介绍数字逻辑的数学基础，以举重裁判的裁决过程为例，阐述逻辑代数与逻辑电路之间的关系，讲述逻辑代数的基本概念、基本定理和规则；介绍逻辑函数的基本表达形式以及逻辑函数的卡诺图化简法等。
第3章介绍硬件描述语言的基础，以Verilog HDL为硬件描述语言，介绍其模块结构、语法特点和三种建模方法等。
第4章介绍基于逻辑门、典型组合电路的电路分析方法以及典型组合逻辑电路的设计，包括加法器、译码器、编码器、数据选择器、数据分配器、比较器等；重点阐述Verilog HDL对组合电路的建模方法；讨论组合电路中的竞争与险象问题。
第5章介绍时序电路的双稳态元件锁存器与触发器。从问题需求的角度出发，引出具有反馈结构的基本RS锁存器，简单介绍以RS锁存器为基础的D锁存器触发器、JK锁存器触发器的内部结构，重点探讨边沿触发器的外部逻辑功能及其Verilog HDL模型。
第6章在介绍时序逻辑概要的基础上重点讲述同步时序电路的分析；从时序电路的组成结构和特点出发，分析描述时序逻辑的逻辑函数类型，介绍不同的时序逻辑描述方法；给出同步时序电路的分析方法，并对基于触发器的同步时序电路进行实例分析，同时讨论时序电路中的挂起现象，说明该现象对电路的影响。
第7章介绍计数器、寄存器、移位寄存器、移位型计数器、节拍分配器和序列信号发生器等典型同步时序电路的功能，重点探讨基于状态转移图、行为描述等功能描述基础上的Verilog HDL建模方法，探讨以典型功能单位为核心模块的应用。
第8章介绍一般同步时序电路的设计方法，重点阐述原始状态图的建立、状态化简以及状态分配，并给出几个完整的设计实例。
每章的最后都有一定数量的习题，以便读者加深对基本知识、基本理论、基本分析方法和基于Verilog HDL设计方法的理解。习题数量较大，有些习题具有一定难度，为读者提供了不同层次的训练。附录1为读者提供Quartus的下载地址，以及基于Quartus进行实例分析、设计、仿真的详细说明，供读者参考并鼓励读者利用Quartus平台完成相关习题的设计与仿真；附录2介绍基于Logisim的电路设计和仿真方法，并给出Logisim的下载地址。
数字逻辑课程近年来得到了北京工业大学各级领导的广泛支持，并在2009年入选校级精品课程，推动了教育教学的稳步进行，课程组的诸位教师亲自组织、指导数字逻辑课程建设的各个环节，多次修订和完善大纲、优化教学内容、丰富教学课件。本书的第2、5、6章由王秀娟修订，第1、4章由魏坚华修订，第7章由陈军成修订，第3章由贾熹滨修订，第8章由王秀娟新增编写，附录2由张佳玥编写，附录1由贾熹滨和张佳玥共同修订和编写。全书由王秀娟主审。本书在编写过程中得到了课程组游周密、彭建朝等教师的大力支持，他们的教学实践经验为作者提供了极大的帮助，在此一并表示衷心的感谢。
限于作者的水平与经验，对书中疏漏之处敬请广大读者批评指正。
作者2020年1月于北京工业大学
前言Foreword数字逻辑是信息、电子等学科重要的基础课程。作为一门经典课程，该课程有着坚实的理论和实践基础，同时随着现代数字技术的发展，该课程又增添了许多新的内容。本书旨在介绍经典理论和方法基础上介绍面向现代主流的基于硬件描述语言的数字电路设计方法，并选用Verilog HDL作为硬件描述语言。作为被IEEE采纳的标准语言之一，Verilog HDL相对VHDL语言具有简洁、高效、易学、易用的特点，有助于学生将精力放在数字电路的建模方法上，而不是语言的学习上，在掌握基于硬件描述语言设计方法的基础上，学生可进一步学习其他设计语言，并根据工程需要完成数字系统的设计。
本书在数字逻辑经典方法理论介绍的基础上，进一步强调了基于硬件描述语言的电路设计的部分，精简了基于特定功能集成电路器件的搭积木式的传统设计方法，同时配合数字逻辑精品课程建设，在内容安排上加大对具有工程意义的实例的介绍，进一步培养学生的工程意识和素质，为学生完成计算机硬件工程任务奠定良好的基础，也为后续数字系统设计、计算机组成原理、微机原理及嵌入式工程方法等硬件课程的学习打下坚实的基础。
本书的内容安排如下。
第1章介绍数字系统中对信息的表示方法，重点阐述进制与码制、带符号数的表示方法，即原码、反码和补码；介绍几种常用的编码方法。
第2章介绍数字逻辑的数学基础，以举重裁判的裁决过程为线索，阐述逻辑代数与逻辑电路之间的关系，逻辑代数的基本概念、基本定理和规则，逻辑函数的基本表达形式以及逻辑函数的卡诺图化简法等。
第3章介绍硬件描述语言的基础，以Verilog HDL为硬件描述语言，介绍它的模块结构、语法特点和3种建模方法等。
第4章介绍基于逻辑门、典型组合电路的电路分析方法以及典型组合逻辑电路的设计，包括加法器、译码器、编码器、数据选择器、数据分配器、比较器等； 重点阐述Verilog HDL对组合电路的建模方法；讨论组合电路中的竞争与险象问题。
第5章介绍时序电路的双稳态元件锁存器与触发器。从问题需求角度出发，引出具有反馈结构的基本RS锁存器，简单介绍以RS锁存器为基础的D锁存器触发器、JK锁存器触发器的内部结构，重点探讨边沿触发器的外部逻辑功能以及Verilog HDL模型、锁存器与触发器的区别。
第6章在时序逻辑概要的基础上重点讲述同步时序电路的分析方法。从时序电路的组成结构和特点出发，分析描述时序逻辑的逻辑函数类型，介绍不同的时序逻辑描述方法，给出同步时序电路的分析方法，并对基于触发器的同步时序电路进行实例分析，同时讨论时序电路中的挂起现象，说明该现象对电路的影响。
第7章介绍计数器、寄存器、移位寄存器、移位型计数器、节拍分配器和序列信号发生器等典型同步时序电路的功能，重点探讨基于状态转移图、行为描述等功能描述基础上的Verilog HDL建模方法，探讨以典型功能单位为核心模块的应用。
第8章介绍一般同步时序电路的设计方法，重点阐述原始状态图的建立、状态化简以及状态分配，并给出几个完整的设计实例。
每章的最后都有一定数量的习题，以便读者加深对基本知识、基本理论、基本分析方法和基于Verilog HDL设计方法的理解，有些习题具有一定难度，为读者提供了不同层次的训练。附录提供了Quartus的下载地址，以及基于Quartus进行实例分析、设计、仿真的详细说明，供读者参考并鼓励读者利用Quartus平台完成相关习题的设计与仿真。
数字逻辑课程近年来得到了北京工业大学各级领导的广泛支持，2009年入选校级精品课程，推动了教育教学的稳步进行，不但为课程组创造了充分的研究、实验条件，而且在实验中心建立了先进的EDA实验室，开设了独立的数字逻辑课程实验。系统结构系的诸位教师亲自组织、指导数字逻辑课程建设的各个环节，多次修订和完善大纲、优化教学内容、丰富教学课件等。
本书的第2、5、6、7章由贾熹滨编写，第1、4、8章由王秀娟编写，第3章和附录由魏坚华编写。全书由彭建朝主审。本书在编写过程中得到了课程组游周密、孙丽君等教师的大力支持，他们的教学实践经验为作者提供了极大的帮助，在此一并表示衷心的感谢。
限于作者的水平与经验，书中疏漏之处敬请广大读者批评指正。
数字逻辑基础与Verilog硬件描述语言第2版
作者
2012年6月于北京工业大学
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
