新書推薦：
《
钱穆：国史新论
》
售價：HK$
78.2
《
洪武元年：大明开国的罪与罚
》
售價：HK$
66.7
《
大学问·从东方到中亚——19世纪的英俄“冷战”（1821—1907）
》
售價：HK$
90.9
《
吞海.大结局
》
售價：HK$
63.3
《
元宴
》
售價：HK$
216.2
《
米兰讲稿（翁贝托·埃科作品系列）
》
售價：HK$
227.7
《
无线重构世界：射频技术的过去、现在与未来
》
售價：HK$
124.2
《
海外中国研究·南方的将军：孙权传
》
售價：HK$
135.7
|
| 編輯推薦： |
本书根据工程教育专业认证要求，打破国内教材传统演绎法组织形式，注重理论与实践相结合，在书中融入思政元素和OBE理念，以学生为中心，以产出为导向，基于持续改进的教育理念，采用从典型实例出发引入概念的方式，再进行归纳、总结和运用巩固。
? 由浅入深，循序渐进。以先基础后应用、先理论后实践、循序渐进的原则编排，便于读者学习和掌握数字电路的设计方法。
? 内容丰富，例题新颖。结合多年教学经验和使用Quartus Ⅱ软件、Verilog HDL的经验，列举丰富的例题和应用实例，便于读者更好地进行方案设计和实验验证。
? 理论简洁，实例典型。数字逻辑原理内容介绍简洁，大幅减少对逻辑门底层电路结构及脉冲电路的描述，重点介绍各种逻辑电路的分析设计方法及技巧，通过不同类型的设计实例与具体数字系统设计，引导设计者从不同角度、不同深度思考问题。
? 资源丰富，便于教学。为了便于教师教学，提供全套的教学资料，特别是基于思政内容的教学大纲，课后习题及习题解答，10套单元自测练习题，获取方式详见前言。
|
| 內容簡介： |
《数字逻辑原理与FPGA设计（微课视频版）》系统地介绍了数字逻辑的基本原理与FPGA设计的实际应用，主要内容包括数字系统、数制与编码、逻辑代数基础、组合逻辑电路的分析与设计、时序逻辑电路的分析与设计、可编程逻辑器件、Verilog HDL设计基础、FPGA设计基础、数字逻辑实验指南、数字系统的FPGA设计实践等。通过大量设计实例详细地介绍了基于FPGA技术的数字逻辑设计方法。全书共10章，提供习题近百道，设计性实验10个，综合性设计课题10个。书中列举的设计实例都经Quartus Ⅱ 13.1工具编译通过，并在DE2-115开发板上通过了硬件测试，可直接使用。
《数字逻辑原理与FPGA设计（微课视频版）》提供部分习题答案、设计实例与实验的Verilog HDL源程序，以及综合性设计实验与设计课题参考程序。为便于教学，还提供了OBE教学大纲、教学课件及750分钟的微课视频讲解。
《数字逻辑原理与FPGA设计（微课视频版）》可作为普通高等院校计算机、电子信息、人工智能等相关专业的本科教材，也可供从事数字逻辑电路和系统设计的电子工程师参考。
|
| 目錄：
|
第1章绪论
1.1数字时代
1.1.1模拟信号
1.1.2数字信号
1.2数字系统
1.2.1数字技术的特点
1.2.2数字逻辑电路
1.2.3数字系统层次结构
1.2.4典型的数字系统——计算机
1.2.5数字逻辑的内容及研究方法
1.3数制及数制转换
1.3.1数制
1.3.2数制转换
1.4带符号二进制数的代码表示
1.5编码
1.5.1BCD码
1.5.2格雷码
1.5.3奇偶校验码
1.5.4ASCII
第2章逻辑代数基础
2.1逻辑代数的基本概念
2.1.1逻辑量及基本运算
2.1.2逻辑表达式
2.1.3逻辑代数的定理
2.2逻辑函数
2.2.1逻辑函数的定义
2.2.2逻辑函数的表示法
2.2.3复合逻辑
2.3逻辑函数的标准形式
2.3.1最小项及最小项表达式
2.3.2最大项及最大项表达式
2.3.3逻辑函数表达式的转换方法
2.3.4逻辑函数的相等
2.4逻辑代数的重要定理
2.4.1重要定理
2.4.2重要定理与最小项、最大项之关系
2.5逻辑函数化简
2.5.1代数化简法
2.5.2卡诺图化简法
2.5.3具有任意项的逻辑函数的化简
第3章组合逻辑电路
3.1逻辑门电路简介
3.1.1逻辑门电路的基本结构与工作原理
3.1.2简单逻辑门电路
3.1.3复合逻辑门电路
3.1.4逻辑门电路的主要外特性参数
3.1.5正逻辑与负逻辑
3.2组合逻辑电路分析
3.2.1组合逻辑电路的基本特点
3.2.2组合逻辑电路分析
3.2.3常用组合逻辑电路分析举例
3.3组合逻辑电路设计
3.4设计方法的灵活运用
3.4.1逻辑代数法
3.4.2利用无关项简化设计
3.4.3分析设计法
3.5组合逻辑电路的险象
3.5.1险象的产生与分类
3.5.2险象的判断与消除
3.6常用的组合逻辑电路设计
3.6.18421码加法器
3.6.2数码管显示译码器
3.6.3多路选择器与多路分配器
第4章时序逻辑电路分析
4.1时序逻辑电路模型
4.2触发器
4.2.1基本RS触发器
4.2.2常用触发器
4.2.3各类触发器的相互转换
4.2.4集成触发器的主要特性参数
4.3同步时序逻辑电路
4.3.1同步时序逻辑电路描述
4.3.2同步时序逻辑电路分析
4.4异步时序逻辑电路
4.5常用时序逻辑电路
4.5.1寄存器
4.5.2计数器
4.5.3节拍脉冲发生器
4.6脉冲波形生成电路
4.6.1单稳态触发器
4.6.2施密特触发器
4.6.3多谐振荡器
4.6.4555定时器及其应用
第5章时序逻辑电路设计
5.1同步时序逻辑电路设计的基本方法
5.2建立原始状态
5.3状态化简
5.3.1状态化简的基本原理
5.3.2完全定义状态化简方法
5.4状态编码
5.4.1确定存储状态所需的触发器个数
5.4.2用相邻编码法实现状态编码
5.5确定激励函数及输出方程
5.5.1选定触发器类型
5.5.2求激励函数及输出函数
5.5.3电路的“挂起”及恢复问题
5.6时序逻辑设计举例
5.6.1序列检测器设计
5.6.2计数器设计
5.6.3基于MSI器件实现任意模值计数器
第6章可编程逻辑器件
6.1可编程逻辑器件概述
6.1.1可编程逻辑器件的发展历程
6.1.2可编程逻辑器件分类
6.1.3可编程逻辑器件的结构
6.2简单PLD原理
6.2.1PLD中阵列的表示方法
6.2.2PROM
6.2.3PLA器件
6.2.4PAL器件
6.2.5GAL器件
6.3CPLD
6.3.1传统的CPLD基本结构
6.3.2最新CPLD的基本结构
6.4FPGA
6.4.1FPGA的基本结构
6.4.2Altera公司Cyclone Ⅳ系列器件的结构
6.4.3最新FPGA的基本结构
第7章Verilog HDL设计基础
7.1硬件描述语言简介
7.1.1概述
7.1.2HDL的特点
7.1.3Verilog HDL与VHDL的比较
7.2Verilog HDL程序的基本语法
7.2.1Verilog HDL程序结构
7.2.2Verilog HDL基本语法
7.2.3Verilog HDL数据流建模
7.2.4Verilog HDL行为建模
7.2.5Verilog HDL结构建模
7.2.6Verilog HDL层次化设计
7.3Verilog HDL其他基本语句
7.3.1选择语句
7.3.2循环语句
7.3.3任务和函数语句
7.4常见组合逻辑电路的Verilog HDL设计
7.4.1编码器、译码器、选择器
7.4.2数值比较器
7.5常见时序逻辑电路的Verilog HDL设计
7.5.1触发器
7.5.2锁存器和寄存器
7.5.3计数器
7.6有限状态机的Verilog HDL设计
7.6.1有限状态机
7.6.2状态机的设计
第8章FPGA设计基础
8.1EDA技术概述
8.1.1EDA技术的发展历程
8.1.2EDA技术的主要内容
8.1.3EDA技术的发展趋势
8.2FPGA设计方法与设计流程
8.2.1基于FPGA的层次化设计方法
8.2.2基于FPGA技术的数字逻辑系统设计流程
8.3FPGA设计工具——Quartus Ⅱ13.1
8.3.1Quartus Ⅱ13.1的安装
8.3.2Quartus Ⅱ13.1设计流程
8.4Quartus Ⅱ13.1设计入门
8.4.1启动Quartus Ⅱ13.1
8.4.2设计输入
8.4.3编译综合
8.4.4仿真测试
8.4.5硬件测试
第9章数字逻辑实验指南
9.1基于原理图输入设计4位加法器
9.1.1设计提示
9.1.2Quartus Ⅱ设计流程
9.2基于Verilog HDL文本输入设计7段数码显示译码器
9.2.1设计提示
9.2.2Quartus Ⅱ设计流程
9.3基于混合输入方式的Quartus Ⅱ设计
9.3.1设计要求
9.3.2设计提示
9.3.3Quartus Ⅱ设计流程
9.4基于宏功能模块LPM_ROM的4位乘法器设计
9.4.1设计提示
9.4.2Quartus Ⅱ设计流程
9.5数字逻辑基础型实验
实验18位加法器的FPGA设计
实验2译码器的FPGA设计
实验3计数器的FPGA设计
实验4100分频十进制同步加法计数器FPGA设计
实验5伪随机信号发生器FPGA设计
实验6应用Verilog HDL完成简单组合电路FPGA设计
实验7应用Verilog HDL完成简单时序电路FPGA设计
实验8基于Verilog HDL语言的4位多功能加法计数器FPGA设计
实验9移位运算器FPGA设计
实验10循环冗余校验(CRC)模块FPGA设计
9.6设计与实践
第10章数字系统的FPGA设计实践
10.1数字系统概述
10.2数字钟的FPGA设计
10.2.1设计要求
10.2.2功能描述
10.2.3数字钟的层次化设计方案
10.2.4数字钟的顶层设计和仿真
10.2.5硬件测试
10.3乐曲演奏电路FPGA设计
10.3.1设计要求
10.3.2原理描述
10.3.3乐曲硬件演奏电路的层次化设计方案
10.3.4乐曲硬件演奏电路顶层电路的设计和仿真
10.3.5硬件测试
10.4数字系统FPGA设计课题选编
课题1多功能运算器FPGA设计
课题2时序发生器FPGA设计
课题3设计一个具有3种信号灯的交通灯控制系统
课题4设计一个基于FPGA芯片的弹道计时器
课题5设计一个基于FPGA芯片的汽车尾灯控制器
课题6数字密码锁FPGA设计
课题7电梯控制器FPGA设计
课题8自动售饮料控制器FPGA设计
课题9出租车自动计费器FPGA设计
课题10基于FPGA信号发生器设计
参考文献
|
| 內容試閱：
|
我们正处在工业4.0时代，事物的发展和技术的进步，对传统的教育体系和人才培养模式提出了新的挑战。面向21世纪的高等教育正对专业结构、课程体系、教学内容和教学方法进行改革，教材建设是改革的重要内容之一。
“数字逻辑原理与FPGA设计”是计算机科学与技术、电子信息、通信技术、自动控制等信息类专业的基础课。设置本课程的主要目的是使学生掌握数字电路分析与设计的基本理论知识，熟悉各种不同规模的逻辑器件，掌握各类数字逻辑电路分析与设计的基本方法，为数字计算机和其他数字系统的硬件分析与设计奠定坚实的基础。针对不同的教学需求，国内外出版了大量相关的数字逻辑类教科书。这些教科书各具特色，其中有许多被公认是十分优秀的。然而，该领域的教科书一般都因摩尔定律而使其适用周期受限，为了适应不断发展的新技术，最优秀的教科书也必须不断更新完善。
党的二十大关于“实施科教兴国战略，强化现代化建设人才支撑”的战略部署及 2020年颁布的新版《普通高等学校本科专业目录》和《高等学校课程思政建设指导纲要》，为各高校建立系统化人才培养体系，培养具有扎实理论基础和宽广专业技能、兼顾基础和系统的高层次信息类人才指明了方向。基于此，为满足高等学校对电子信息计算机类专业人才培养、课程建设及教育教学改革的需要，编者以新形态（微课视频版）形式编写了本书。
本书打破国内教材的传统演绎法组织形式，注重理论与实践相结合，按照党的二十大精神及工程教育专业认证的要求，在书中融入思政元素和OBE（outcome based education，成果导向教育）理念，采用从典型实例出发引入概念的方式，再进行归纳、总结和运用巩固。在方法的运用上，以数字逻辑电路和数字系统设计为主线，结合丰富的实例，由浅入深、循序渐进地引入FPGA相关技术和工具，通俗易懂，重点突出。
本书特点如下： 集基础理论与实际应用于一体、集传统方法与FPGA技术于一体、集教学经验与研究成果于一体，反映了高等教育教学改革的最新成果，能适应高等学校多样化人才培养的需求。
课程理论教学学时为32～48学时，实验学时为16学时，另外小学期可独立开设实验课，集中安排16学时的课程综合设计实践。理论学时建议如下： 第1章4学时，第2章６学时，第3章8学时，第4章8学时，第5章8学时，第6章2学时，第7~9章12学时，第10章8学时。该教材的配套线上课程已在国家高等教育智慧教育平台上线。
本书是在武汉轻工大学2023年校级规划教材建设项目的研究成果基础上完成的。由刘昌华负责全书主要内容的编写与统稿，曹丽对第3~5章的内容规划及插图修改做了大量工作，曹丽和胡婧还参与了教材思政内容的编写及部分微课视频的录制。
在本书的编写过程中，编者参考了许多同行专家的著作和文章，Intel FPGA(Altera)大学计划武汉轻工大学FPGA&SOPC联合实验室、武汉轻工大学数学与计算机学院“数字逻辑”课程组及电气与电子工程学院“数字电路”课程组的全体教师均提出了许多宝贵意见，并给予了大力支持和鼓励，在此一并表示感谢。
配 套 资 源
程序代码等资源： 扫描目录上方的“配套资源”二维码下载。
教学课件、教学大纲、电子教案、实验案例、模拟试卷及解答等资源： 在清华大学出版社官方网站本书页面下载，或者扫描封底的“书圈”二维码，在公众号下载。
微课视频（750分钟，68集）： 扫描书中相应章节的二维码在线学习。
注： 请先扫描封底刮刮卡中的文泉云盘防盗码进行绑定后再获取配套资源。
由于编者水平有限，书中难免会有不足之处，敬请各位专家批评指正。
刘昌华2024年3月
|
|
購物車/收銀台(
0
) | 在線留言板
| 付款方式
| 運費計算
| 聯絡我們
| 幫助中心 |
加入書簽
HOME
新書上架
